巨霖科技首届 SI/PI 高阶技术研讨会成功举办
当前，高速接口技术正经历代际跨越：DDR6速率已探至17.6Gbps，UCIe 3.0推升至64Gbps，Serdes更向224Gbps极限演进。传输速率的成倍飞跃，使得信号完整性（SI）设计在BER指标、复杂均衡算法及余量优化上面临前所未有的严苛挑战。
面对行业阵痛，SI工程师亟需透彻理解底层算法以突破设计瓶颈，而EDA企业则需深度打磨产品逻辑以精准对齐实战需求。2026年1月23日，巨霖科技首届 SI/PI 高阶技术研讨会在公司总部成功举办。本次会议邀请了来自半导体设计、核心存储、智能终端及新能源汽车等领军企业的技术专家，与巨霖技术团队齐聚一堂，共同探讨高速接口技术代际跨越背景下的仿真难题。
巨霖科技创始人兼董事长孙家鑫在开场致辞中表示：“作为EDA工具供应商，我们必须把工具做准，更要把工具做‘懂’：要懂用户的设计流程，懂用户的实际痛点。这也是我们举办这场研讨会的初衷，希望能达成三个层面的交流：第一，探讨前沿技术发展带来的挑战；第二，如何解决实际设计流程中的痛点；第三，展示巨霖在高速接口仿真领域的技术积累。”
随后，孙总带来了题为《浅谈 EDA 软件中的数学挑战》的主题演讲。他指出，EDA 软件最底层的核心算法处处体现出与计算数学、应用数学的深度融合。要解决“卡脖子”问题就必须从数学底层入手。巨霖始终坚持全部采用自主研发模式，旨在从源头突破当前高速设计的仿真瓶颈。
活动现场，巨霖科技副总经理邓俊勇携技术支持团队总监董佳龙，与公司客户及产业合作伙伴就产品应用与技术演进进行了深入交流。通过与现场一线工程师就仿真工具进行功能需求与改进建议的沟通，巨霖团队进一步洞察客户的实战场景，为后续产品逻辑的迭代优化及双方的深度技术协同提供了决策依据。
此次研讨会，来自系统通信、存储技术以及 EDA 工业软件等产业链各领域的嘉宾，围绕信道仿真底层算法、存储技术演进、服务器设计痛点以及链路均衡优化等核心维度发表了精彩演讲（按演讲顺序）：
江波龙资深总监 付总：
“在数据驱动的信息爆炸时代，更高性能、更大容量与更具竞争力的成本是存储产品演进的核心动力 。NAND存储正经历从存储单元到板级的全维度容量提升，通过精细的控制器管理，我们将介质特性转化为高性能、高可靠的数据服务 。面对信号仿真中高IO电容与串扰等复杂挑战，我们始终坚持在多重限制中寻求最优解，以技术创新驱动存储方案的完美落地 。
”中兴通讯技术专家 陈总：
“在LLM时代，AI服务器的核心挑战在于构建真正的无损网络。硬件质量的极大差异如同‘开奖’，哪怕0.1%的丢包也会导致50%的算力损失 。我们必须攻克112G及更高物理层下1E-15误码率的评估难题，并在DDR5及PI仿真中实现精度与效率的极致平衡，才能确保万卡互联下的算力稳定性 。”
中兴通讯技术专家 张总：
“眼图的不对称是高速系统性问题的综合映射，其核心诱因在于通道频率响应引发的码间干扰 。面对高频衰减，我们通过发送端预加重与接收端线性均衡（CTLE）精准补偿 ；并结合判决反馈均衡（DFE）抑制噪声，不放大高频干扰 。优化眼图不仅要靠单一技术，更需结合时域、频域与统计分析，实现全链路的性能跨越 。”
巨霖技术支持部总监 董佳龙：
“迈向高速率时代，传统仿真模式正面临前所未有的信赖危机 。我们发现，Transient Sim的效率瓶颈与 Channel Sim在处理复杂串扰时的精度缺失，已成为无法回避的系统性难题 。当旧有的经验余量被物理极限压缩殆尽，开发者不应再在残缺的模型中寻找安全感。唯有打破常规，通过重构验证流程或探索全新的仿真算法，我们才能在复杂的物理通道中，为高速设计构建起真正具有高置信度的‘底座’ 。”
巨霖副总经理 邓俊勇：
“随着接口速率提升与余量收缩，SI Signoff正面临精度与效率的极限挑战。我们不能迷信单一流程，而应推动‘瞬态仿真’与‘通道算法’的深度融合。未来，SI/PI仿真将向自动化Turn-key方案演进，通过AI技术赋能与国产化替代，实现从‘仿准’到‘引领’的跨越。”
评论排行