ICChina｜攻克Chiplet仿真瓶颈 — 巨霖科技SIDesigner平台铸就高精度仿真“芯”基石

　　【ZiDongHua 之“设计自动化”栏目标注“第一对焦“、“自动对焦”关键词： 巨霖科技 EDA 中国国际半导体博览会】

 

 

　　11月23-25日，中国国际半导体博览会（IC China）在北京国家会议中心举办。作为中国半导体行业最具权威性的年度盛会，IC China自2003年创办至今已成功举办二十一届，是顶级行业品牌盛会和业界标杆。

 

　　巨霖科技副总经理邓俊勇受邀出席本次大会，并在技术专题论坛上发表主题为《Chip-let互连SI/PI仿真挑战，及国产Sign-off方案》的演讲。

 

 

　　面对Chiplet设计在信号与电源完整性上的协同仿真挑战，邓俊勇系统阐述了巨霖科技SIDesigner平台的技术方案。该方案通过构建从电磁建模到系统签核的完整仿真链路，其精度已实现对国际业界标杆的全面对标，为复杂异构集成提供了高可靠性的Signoff级验证工具。

 

　　Chiplet重塑芯片产业生态

 

　　面对后摩尔时代制程微缩的物理经济瓶颈与全球供应链不确定性，半导体产业正从晶体管密度转向系统级集成，掀起一场以Chiplet为核心的设计范式革命。

 

 

　　Chiplet通过解构传统“单芯片”模式，将复杂SoC拆分为可独立制造、功能模块化的“芯粒”，实现异构集成与系统级PPA优化。其驱动力在于：一、异构工艺融合，使CPU、GPU、存储等单元采用各自最优制程；二、通过核心单元使用先进工艺、其余采用成熟工艺的方式，实现成本与良率平衡；三、模块化芯粒可跨产品复用，推动设计范式向敏捷化演进，支持快速迭代与深度定制。

 

　　先进封装构筑芯粒“高速公路”

 

　　Chiplet的构想离不开先进封装技术的支撑。固然，简单的多芯片模块（MCM）便可实现基本的多芯粒集成，但若要释放其全部潜力——尤其是满足芯粒间高带宽、低延迟的Die-to-Die互连需求——则必须依赖如CoWoS、EMIB等2.5D/3D先进封装技术。

 

　　这些技术通过硅中介层、硅桥或微凸块，提供了远超传统基板布线密度的互连能力，成为连接各个功能芯粒的“高速公路”。正是这座由先进封装搭建的桥梁，使得计算芯粒与高带宽内存（HBM）等得以紧密协同，将“系统乐高”从概念蓝图变为高性能的现实产品。

 

　　多物理场耦合下的仿真复杂性

 

　　多物理场耦合使封装设计复杂性急剧增加，设计焦点已从单芯片扩展至全封装系统，机械应力、热管理、信号与电源完整性等问题相互交织，带来前所未有的仿真挑战。

 

 

　　其中，信号完整性直接影响系统稳定性，其核心难点在于跨尺度电磁建模——从亚微米级中介层布线到数十微米级基板走线，尺度跨越对仿真工具的网格剖分与算法提出极限要求。随着Die-to-Die接口速率持续提升，高布线密度下的串扰与损耗，叠加为低功耗简化的IO设计，极大压缩了时序裕量，要求仿真工具不仅具备SPICE级精度，也需支持SI/PI协同分析，以准确评估电源噪声对时序的影响。

 

　　电源完整性同样面临考验：AI计算单元引发突发电流，周期性冲击电源网络；而高速接口的核与IO电源需在承载大电流的同时保持低噪声。电源网络的电磁建模同样存在跨尺度挑战，并需在时域中模拟最恶劣工况电流。成功的PI仿真依赖于对电源分配网络阻抗的精准频域优化，以及通过瞬态仿真充分验证负载突变导致的电压波动。

 

　　高精度EDA工具链的闭环验证

 

　　面对 Chiplet 技术带来的多物理场仿真挑战，业界EDA工具正在构建从物理结构到系统性能的完整解决方案。

 

　　以巨霖科技的SIDesigner平台为例，通过与EMArtist协同构建完整仿真链路：EMArtist专注于3D封装结构（Interposer、Bump、TSV、PKG、PCB 等）的高精度电磁建模，提取高精度宽带S参数模型与SPICE模型；SIDesigner承担最终的系统级签核，通过集成TX/RX芯片模型与无源链路，执行SI/PI协同仿真，以全面评估通道、眼图及电源噪声（IR Drop, SSN），实现从物理原型到系统性能签核的精准验证闭环。

 

　　在实际场景验证中，SIDesigner在DDR4瞬态仿真、PCIe6通道仿真等高速接口场景下，眼图关键参数（眼高、眼宽）与国际标杆工具的差异普遍小于 2%，性能表现已达到业界 Golden 级精度标准。该平台全面覆盖 DDR/HBM 等并行接口、PCIe/MIPI 等 SerDes 接口的仿真需求，提供 True-SPICE 时域仿真和Channel Simulation两套解决方案，其搭载的TJSPICE 仿真器在收敛性、稳定性上与业界Golden级仿真器完全对标，部分场景精度表现更优。

 

　　邓俊勇表示，基于明确的产品路线图，SIDesigner 计划在2025年实现与业内Golden级方案的全面应用对标，并在三年内打造业界领先的SI/PI仿真平台。这一发展路径标志着其从“可用”向“好用”的进阶，为Chiplet技术的规模化应用提供了关键的仿真验证能力，成为半导体产业复杂异构集成场景下仿真技术突破的重要实践。

 

　　面向未来，巨霖科技将始终秉持“精准仿真，赋能未来”的使命，持续深耕“电路”与“电磁”仿真技术，紧密围绕产业前沿需求，与战略客户及产业链伙伴持续深入合作，不断打造和推出新的业界标杆产品。巨霖科技将通过持续的技术迭代与生态建设，连点成线、由线及面，打造业界领先的EDA解决方案，为推动国产EDA产业的超越与领先进程贡献力量。