ICCAD 2025，芯和半导体代文亮博士描绘AI时代下的STCO蓝图
ICCAD 2025虽已落幕，但DTCO向STCO架构革新、AI驱动的EDA范式转型等核心议题，仍在业界持续发酵、升温。面对AI时代算力结构重塑、设计复杂度激增所带来的系统性挑战，我们对芯和半导体创始人、总裁代文亮博士在大会上的主旨演讲核心观点做了梳理，期待为理解下一阶段EDA的技术跃迁勾勒蓝图。
演讲精彩集锦
1、AI 时代，芯片架构如何演进?
代文亮博士指出：AI时代背景下，半导体产业正在经历一场“合久必分、分久必合”的演进。早年，SoC一直通过提高集成度满足多功能需求，但随着芯片制程逼近2nm，芯片面积、良率、功耗以及成本等问题也都被同步放大，推进SoC转向Chiplet架构。同时，由于计算单元、存储、模拟器件、光通信等模块对制造工艺的需求各不相同，在一颗芯片中整合多种工艺，也大幅提升了设计的难度。
从 SoC → CoWoS → SoW，每一次系统集成方式升级，都会带来数量级的带宽提升与规模扩展。传统SoC迁移到 CoWoS后，整体数据带宽可提升约4~8倍。再进一步走向SoW（System on Wafer），可集成规模则可提升约40倍。
下一代 AI 芯片的算力提升不再能依靠单一技术突破，而需依靠多种技术的系统级耦合，Chiplet与HBM、硅光、供电模块的系统级融合，将成为算力升级的核心驱动力。先进封装的重要性也会不断上升，甚至超过晶圆制造。
2、AI算力增长引发哪些设计挑战？
在代文亮博士看来，AI 算力需求的攀升带来了互连、功耗与散热等多种系统级挑战。
互连层面，Chiplet成为AI芯片主流架构，大规模芯粒间高带宽、低延迟的互连也成了设计的核心挑战，UCIe正是在这一需求下诞生的统一互连标准。
功耗层面，AI 芯片总功耗持续攀升，Chiplet背部供电正成为关键突破方向。
散热层面，高功率密度设计引发了巨大的散热挑战，AI大数据芯片功耗惊人，如英伟达 B200 功耗高可达1400 瓦。Chiplet 架构的散热也愈发复杂，从建模、设计、仿真到工艺，全链路设计难度显著提升。
为应对这些挑战，EDA 正从“芯片级工具”走向“系统级协同平台”。芯和半导体的方向是通过对 AI 服务器机柜级结构进行整体建模，将散热器下沉至晶圆侧，在 Interposer 内部开设微流道实现内源散热，并在工具中提供跨芯片、封装、互联与整机的协同仿真能力，从根本上应对大功耗密度、高互联复杂度带来的设计瓶颈。
3、为何必须从 DTCO 走向 STCO?
代文亮博士认为，AI 大模型时代，单纯依赖工艺优化或架构局部优化，已无法满足算力提升的巨大需求。同时，随着 Chiplet 成为主流形态，芯粒不再是孤立组件，而是一个跨算力、互联、存储、封装、材料与散热的复杂系统，从而要求行业从 DTCO（Design-Technology Co-Optimization）升级至 STCO（System-Technology Co-Optimization）。
他强调，支撑这一转变的核心在于先进封装的全面成熟，使板卡可实现直接堆叠，形成类似英伟达 NVLink 72、华为 384 超节点的结构，并进一步向 Scale-out、Scale-across转变。
这类架构的实现依赖多项核心技术的落地，需要将先进封装、PCB 板材、高速连接器与整机系统进行协同规划。
随着AI趋势演进，PCB 加工厂承接的AI订单已出现数倍增长。在AI时代，从芯片、封装到系统的全流程，都必须秉持STCO理念，在系统层面实现算力的全面优化。
4、STCO 落地会遇到哪些挑战？
代文亮博士称，与传统 SoC 不同，Chiplet 片上设计并非孤立存在，更接近一套高度耦合、互相牵引的系统工程。在这种背景下，EDA 需要从“单芯片工具链”，转变为跨“IP、芯片、封装、板级、整机的协同平台”。
芯片设计团队也不再只需要与Foundry对接，还必须同时考量“封装、材料、互连、散热，到供电、系统架构”等多维度因素。反过来要求EDA必须向更高维度、更系统化的能力进化，以实现STCO的真正落地。
5、AI时代，EDA如何演进？
代文亮博士认为，EDA 行业的进一步变革必须借助 AI 的力量——一场彼此成就的 “双向奔赴”。一方面是 EDA工具急需借 AI 之力加速自我进化；另一方面，AI 大算力芯片、整机公司面对STCO 时代的迫切需求，倒逼EDA 工具从单点优化走向系统级协同。
代文亮博士强调，正是基于这样的判断，芯和半导体提出了“为 AI 而生”的战略定位，并形成了“EDA for AI”与“AI+EDA”双线并进的技术路线，以AI之力，全面赋能AI产业链。
6、AI算力增长带来了哪些设计挑战?
代文亮博士表示，传统的仿真非常耗时，AI+EDA能显著加速这一过程。AI 模型可以从海量数据中提取隐含规律，并加以学习；通过对物理仿真数据的充分学习，AI可以快速完成等效预测。
芯和半导体，用AI 模型替代传统仿真流程中的经验模型，可以将 Chiplet 热仿真时间从数小时大幅压缩至数秒内，实现 AI对仿真的赋能，为STCO提供重要支撑。
同时，芯和半导体积极探索“多智能体协同”模式，将仿真、设计、优化等环节拆分为多个独立的 AI 智能体，实现全流程的自主迭代，以突破传统的“绘图—仿真—修改”循环，构建更加高效的设计闭环。
7、Physical AI 如何改变
系统级仿真模式？
从代文亮博士表示，芯和半导体最擅长的电磁场仿真，即求解麦克斯韦方程和泊松方程——正是AI最理想的落地土壤。其流程具有明确的物理约束、边界条件与矩阵求解机制，经过清洗、去噪，是“干净数据”的理想来源。
相较可能出现“幻觉”的通用大模型，基于物理仿真数据训练的 AI 模型具备更高的可靠性与确定性，其侧重点也区别于具身智能的研究方向，更接近“物理约束驱动的 AI”。一旦模型训练完成，面对新的结构输入，AI能瞬间输出结果。
为进一步阐释 AI 的应用层级，代文亮博士巧妙地引用了科学发展的三个阶段：从爱迪生通过大量实验筛选钨丝的“试错”阶段，到门捷列夫利用元素周期表进行“预测”的阶段，最终到达牛顿总结定律的最高境界。
他补充道，芯和的目标正是迈向第三阶段，即“AI for Science”，利用AI，从兆瓦级功耗、水冷散热等复杂系统中，探索出电、热、力多物理场耦合的深层规律。AI将不再只是一种工具，而成为推动新一代系统架构与设计范式革新的核心驱动力。
在演讲最后，代文亮博士说，从EDA公司的视角来看，EDA技术与产业生态紧密相连，也高度相关。芯和半导体致力于将EDA、IP设计、封装测试、系统应用以及整机制造等各个环节的标准全面整合提升，全面赋能AI产业链。而这正是芯和半导体“为AI而生”的战略意义所在。
评论排行