【ZiDongHua 之“半导体产业链”标注关键词： 新思科技 自动驾驶 人工智能 物联网 EDA 传感器】
 

　　新思科技引领模拟设计进入 AI 时代

 
　　新思科技近日荣获 Frost & Sullivan 颁发的“2025年度模拟存内计算技术创新领导者”称号，充分体现了公司在AI驱动的模拟与混合信号（AMS）EDA 解决方案领域的领先实力。这一荣誉不仅展示了新思科技在战略规划、技术创新和客户合作方面的持续努力，也反映出其积极应对半导体设计新挑战的能力。随着芯片架构越来越重视模拟特性，AI 训练所需的高速数据传输、汽车 V2X 通信以及 5G 和物联网中的射频应用，都让模拟设计变得至关重要。如今，几乎所有先进系统都离不开模拟模块，行业对精准、高效、可扩展的 AMS 设计需求空前高涨。新思科技凭借现代化、集成化的 AMS 设计平台，帮助客户更快、更好地应对这些挑战，并为未来创新打下坚实基础。
 
 
　　模拟设计需求为何会激增？
 
　　现代芯片设计正受到人工智能、互联互通以及汽车应用趋势的主导，这些领域都对模拟前端和混合信号 IP 提出了新的要求。AI 训练和推理需要在计算节点之间传输海量数据。超大规模数据中心和 AI 加速器依赖超高速 I/O 来满足不断增长的带宽需求。为此，下一代 SerDes 物理层（PHY）必须具备每通道 100 Gbps 甚至更高的能力。事实上，生成式 AI 和大型语言模型的带宽需求正在推动 SerDes 标准从 56G/112G 提升至 224G 甚至更高。每一次 SerDes 速率的翻倍，都会带来信号完整性和模拟设计方面的巨大挑战。
 
　　与此同时，汽车和物联网的蓬勃发展正在加速模拟技术的深度融合。智能网联和自动驾驶汽车配备了雷达、激光雷达和摄像头等多种传感器，并通过5G/C-V2X实现车联网（V2X）通信。这些系统不仅需要高性能射频前端，还依赖高速ADC/DAC和定制PHY，推动模拟与混合信号SoC的广泛应用。在移动和无线领域，5G/6G射频收发器以及Wi-Fi 6/7组件的持续扩展，更是让模拟IP需求呈现爆发式增长
 
　　简而言之，从人工智能到汽车再到无线通信，几乎所有现代应用都离不开先进的模拟和混合信号（AMS）设计。这股技术潮流正在引发前所未有的复杂性和设计量激增，让模拟重新回到创新的核心舞台。
 
　　模拟与混合信号设计面临哪些挑战？
 
　　如今，模拟设计依然是一项高度依赖人工、充满挑战的工作。模拟电路对工艺偏差、温度变化以及寄生效应极为敏感，每个器件的性能都需要精心调校。最新分析指出，模拟/混合信号验证是导致芯片返工的“主要原因”之一。与数字电路不同，逻辑仿真通常可以快速完成，而模拟电路往往需要进行 SPICE 级电路仿真，覆盖数百个工艺角和蒙特卡洛分析。运行成千上万种 PVT（工艺、电压、温度）组合的 SPICE 仿真，在传统授权模式下可能需要耗费数月时间。即使是单个模拟模块，达到签核精度也可能需要数天甚至数周。
 
　　模拟设计流程同样需要大量人工投入。设计人员通常需要手动调整晶体管尺寸和版图以满足规格，并编写定制验证脚本或进行协同仿真。正如 Semiengineering 的一项调查指出，“模拟设计仍然是一项由专家手工完成的工作”，并未跟上数字设计自动化的步伐。模拟电路的布局和布线也往往缓慢且高度定制化。这种手工负担不仅拉长了项目周期，还限制了迭代次数：如果一次 SPICE 仿真需要耗费数天，那么单次模拟调试就可能让团队延误数周。
 
　　模拟设计的三大核心挑战：复杂性与工艺差异：每个模拟子模块（如 ADC、PLL、SerDes 前端）都有大量设计参数，需要覆盖电压、温度、老化等各种工况，仿真需求成倍增加。同时，线性度、噪声、增益等性能指标必须人工平衡。
 
　　仿真时间过长：高精度签核通常依赖 SPICE 或 FastSPICE 仿真，如果没有加速技术，数百万晶体管可能占用 CPU 核心数天甚至数周。
 
　　验证缺乏自动化：模拟设计缺少统一验证框架，开发者常常将模拟模块“甩给后端”，导致集成阶段出现意外。模拟与数字测试平台的融合仍在不断探索中。
 
　　随着每颗芯片中的模拟模块不断增加，这些挑战也在加剧。模拟模块嵌入到混合信号 SoC 后，错误和性能瓶颈成倍增加。要突破这些限制，行业亟需一种全新的设计范式——引入自动化、更高抽象层次，以及AI驱动的模拟设计方法。
 
　　模拟设计模式正在被重新定义
 
　　传统的模拟设计模式，以在项目末期交付独立模块为特点，正在迅速被一种以系统为中心、数字化为核心的新方法取代。
 
　　模拟设计的数字化：越来越多的模拟功能开始融入数字或可编程元素。例如，带有数字校准环路的 ADC、采用 DSP 提升性能的数字辅助运算放大器、射频中的片上 DPLL/DFT，以及完全可编程的模拟 IP 。模拟组件也越来越多地在数字化框架中进行验证。正如专家所指出，现代模拟模块（如带数字校准环路的 ADC 或带数字微调逻辑的电压调节器）需要更早、更数字化的验证。在实际设计中，开发者正在创建混合信号测试平台，让模拟模块在数字激励下运行，并广泛采用协同仿真。这种趋势正在模糊模拟与数字设计流程之间的界限。
 
　　设计工具的现代化：模拟设计正加速向先进工艺节点（28nm及以下）和更复杂的制程（如FinFET、FD-SOI）迁移，甚至光子学等新兴领域也开始融入模拟设计流程。与此同时，企业正在从传统的自研脚本转向商业化的模拟 EDA 工具。新一代工具不仅集成了机器学习和人工智能，还支持异构计算，为模拟设计带来更高效、更智能的体验。
 
　　尽管模拟设计工具取得了显著进步，但与数字设计相比仍存在差距：模拟设计周期平均比数字慢约 2 至 3 倍。行业亟需具备数字感知能力、由 AI 驱动的模拟设计工具来缩小这一差距。这类工具必须能够原生支持数字与模拟混合场景，并通过 AI 和优化技术（如基于机器学习的电路调优、替代模型）减少传统的“暴力仿真”工作量。总体来看，模拟设计正从组件级、依赖手工的“工艺艺术”，逐步演变为自动化、系统级的工程实践，但要完全追平数字设计的生产力仍有很长的路要走。
 
　　新思科技引领模拟设计进入 AI 时代
 
　　为了应对这些趋势和挑战，新思科技将其模拟与混合信号 EDA 平台扩展为一个由 AI 驱动、支持异构计算的生态系统。其核心要素包括：
 
　　AI 驱动的优化（ASO.ai）：新思科技的 ASO.ai 利用机器学习自动化模拟设计任务，从器件尺寸调整、版图优化到工艺角分析，全面提升效率。ASO.ai 真正将AI的力量引入模拟设计，加速那些传统上需要专家手工调优的流程。例如，在将模拟IP迁移到新工艺节点时，ASO.ai 能够自动探索数千种尺寸组合，并智能推荐最佳参数，大幅缩短调优时间。
 
　　GPU加速仿真：PrimeSim 仿真器充分利用 GPU 和多核 CPU，大幅缩短 SPICE 仿真时间。现在，电路设计人员可以高效处理大型后仿电路，并保持 SPICE 级精度，实现更快的运行速度和签核精度。在实际应用中，GPU 加速的 SPICE 仿真可以将原本需要数天的模拟仿真缩短至数小时，使设计人员能够进行更多迭代。例如，有案例显示，通过在 GPU 上启用PrimeSim，存储器时序分析从 19 天缩短至 4 天，实现了 5 倍加速。
 
　　统一开放的平台：新思科技致力于打造现代化、开放的芯片设计平台，全面支持领先晶圆厂的 PDK（包括台积电、格芯、三星等），覆盖 28nm 及以下先进工艺节点，确保设计人员能够在先进制程中原生使用PrimeSim、Custom Compiler 等工具。该平台支持模拟/数字混合设计流程（通过工具互操作性），并提供强大 API 实现扩展。这种开放性使客户能够将新思科技的模拟工具与数字流程无缝集成，打造完整的 SoC 设计体验。
 
　　生产力提升：新工具的组合带来了显著的效率飞跃。客户案例显示，模拟电路验证的运行时间从过去的数天甚至数周，缩短到仅需数小时或数天。另一位用户在迁移到新流程后，整体运行时间提升了 12 倍。通常模拟密集型项目验证收敛速度提升 2–5 倍，整体生产力提高 5–10 倍，同时保持签核精度。例如，领先 IP 供应商 M31 在采用 Synopsys Cloud 和 PrimeLib 后，IC 特性分析时间缩短了 15 倍，首次流片良率提升 77%。
 
　　新思科技的战略是将深厚的模拟设计经验与数字时代的先进工具相结合。通过在 AMS 产品中融入 AI/机器学习和高性能计算，新思科技帮助模拟设计团队更快迭代、更早闭环，并按时完成紧凑的项目进度。
 
　　独有的差异化技术，让模拟设计赢在起跑线
 
　　新思科技提供了一系列独有技术，这些技术在其他 EDA 工具套件中无法找到，专门用于解决模拟设计中的关键难题：
 
　　实时视图切换（RTVS）：在混合信号仿真中，通常会涉及大型数字测试平台和少量模拟模块。RTVS 使仿真器能够在运行过程中动态切换抽象的数字模型和详细的模拟模型。在协同仿真过程中，关键的模拟模块仅在需要时以完整的 SPICE 视图进行仿真，而在其他时间则用更快的数字逻辑模型替代。这种方式在保持关键阶段精度的同时，显著缩短仿真时间。正如新思科技博客所指出，RTVS“通过在数字和模拟抽象之间动态切换，帮助加速混合信号验证”。将这种数字化设计和验证技术融入混合信号开发流程，可以实现流程前移，加快整体设计周期。
 
　　PrimeSim混合时序（面向高带宽存储）：HBM、DDR 以及闪存等存储 IP 通常包含定制模拟电路（如I/O驱动器、感应放大器等），并且需要结合片上电源和 IR 压降进行精细的时序分析。PrimeSim 混合时序是一种创新流程，将 SPICE 仿真与快速时序分析相结合。在 NAND Flash 的应用中，该技术实现了“以数字速度完成定制电路仿真”，有效缓解 SPICE 瓶颈。其核心理念是在关键模拟路径上进行晶体管级仿真，而设计的大部分区域采用快速静态时序分析，从而使存储接口的签核时序速度提升数个数量级——这对于大容量 HBM 堆叠尤为重要。
 
　　新思科技 NanoTime（晶体管级静态时序分析）：传统的 STA 工具主要针对综合后的逻辑门，而非模拟晶体管。NanoTime 填补了这一空白，能够执行晶圆厂认证的晶体管级时序和信号完整性分析。它会对全定制电路和 IP 模块中的所有内部时序路径及噪声耦合进行全面分析。例如，NanoTime 可以在无需 RTL 的情况下验证复杂的模拟数据通路或嵌入式 SRAM 的时序。随后，NanoTime 会生成时序模型并传递给 PrimeTime，为设计人员提供签核级的黄金参考。这对于模拟模块占比高的 SoC 至关重要：NanoTime 能够捕捉诸如衬底耦合或 IR 压降导致的延迟等问题，而这些问题在传统的门级 STA 中往往无法发现。
 
　　新思科技 ESP（等价性检查）：ESP 是一款专为定制模拟/存储器 IP 设计的形式验证工具。它通过比较晶体管级 SPICE 网表与行为级或 RTL 模型（如 Verilog），以证明两者完全一致。例如，在存储器设计中，ESP 可以验证冗余逻辑和外围电路是否严格符合设计规范。正如新思科技存储器大会所指出，ESP 能够“快速验证添加到存储阵列中的冗余逻辑是否正常工作”。本质上，ESP 用全面的形式化检查替代了成千上万次手动测试，大幅提升标准单元、I/O 以及存储器 IP 模块的验证覆盖率和信心。
 
　　通过解决模拟设计中的关键痛点——包括混合信号协同仿真、存储接口时序、定制模块时序以及功能正确性——这些技术使新思科技脱颖而出。客户能够在过去容易出现错误的环节，实现更快、更精准的验证。
 
　　新思科技云端解决方案
 
　　新思科技 Cloud 以前所未有的敏捷性强化了这些工具。由于模拟 EDA 套件运行在云环境中，并采用按需付费的授权模式，初创企业和设计团队可以在数小时内快速启动（真正实现从数周缩短到数天），无需传统的复杂安装。Frost & Sullivan 的报告指出，Cloud 内置的许可证管理和按分钟计费机制“可提供无限许可证以满足峰值需求”。在实际应用中，团队可以在一夜之间启动数百个 PrimeSim SPICE 实例进行回归测试，而在固定授权模式下，这几乎是不可能实现的。
 
　　这一点在 TetraMem 的成功案例中得到了充分体现：该模拟 IMC 加速器团队分布在全球各地，利用新思科技 Cloud 在数天内部署了完整的模拟 SoC 设计流程。他们可以按需访问定制设计工具和虚拟桌面环境，彻底消除了冗长的 CAD 安装过程。按需付费模式使团队能够仅在关键时期获取额外许可证，大幅提升生产力。正如 TetraMem 团队所言，这一云解决方案提供了一个“无缝、统一的混合信号 SoC 设计环境”，让初创企业能够在数天而非数周内进入量产阶段。
 
　　灵活的云端授权模式意味着许可证短缺不再成为瓶颈。设计团队可以根据项目阶段，按需动态扩展或缩减 EDA 工具和计算资源。新思科技引用 Frost 分析师 Rubini Kamal 的观点：“云端消除了授权限制，使设计流程更加高效”。在 AI 驱动的时代，运行次数和迭代量呈爆炸式增长，云端的弹性能力正成为模拟设计团队的颠覆性优势。
 
　　总结
 
　　新思科技在应对当前模拟设计挑战方面展现出领先优势。凭借荣获 Frost & Sullivan 颁发的“模拟存内计算技术创新奖”，公司在 AI 增强的模拟 EDA 领域的努力得到了权威认可。更重要的是，客户的实际成果也印证了这一点：基准测试显示，仿真和特性分析速度实现了数倍提升，通常可达到 10 倍以上。
 
　　新思科技的整体解决方案涵盖工具扩展、创新算法以及云端交付。AI 驱动的优化器 ASO.ai 为模拟设计团队提供智能捷径，而 GPU 加速的 SPICE 仿真显著缩短运行时间。独特的设计流程（RTVS、Hybrid Timing、NanoTime、ESP）有效解决了混合信号和存储设计中的长期痛点。结合新思科技云端的按需扩展能力，客户能够轻松突破传统模拟设计的瓶颈。
 
　　总而言之，新思科技正在帮助芯片设计团队满足 AI、5G 和自动驾驶等新一代应用的严苛需求。其模拟 EDA 产品组合由 AI 和高性能计算驱动，不仅让模拟开发者更快迭代，还帮助半导体企业按时交付，并为投资者带来降低风险和提升生产力的价值。这些创新确保新思科技始终站在模拟与混合信号芯片设计的前沿。